

AULA:

1. Teoria

Definire il concetto di “astrazione” utilizzato nella progettazione di sistemi digitali e descrivere i modelli di astrazione.

AULA:

2. Progetto Sistema Digitale

E' data l'architettura digitale rappresentata in figura. Essa rappresenta l'interfaccia digitale di un sensore. I dati, opportunamente digitalizzati, provenienti da un sensore viaggiano sulla linea seriale sincrona **SENS**. Il sistema deve memorizzare i campioni, di 8 bit ciascuno, misurati dal sensore in un banco di 16 registri **REG0 – REG15**. Essi saranno poi opportunamente elaborati da un altro sistema, non mostrato in figura, che esegue la media mobile su una finestra di 16 campioni dei dati provenienti dal sensore. Quindi il sistema deve semplicemente memorizzare i campioni in successione nei registri. Quando il sistema viene acceso (quindi al RESET), il primo campione ricevuto sarà memorizzato nel registro **REG0**, il secondo nel registro **REG1**, e così via fino al sedicesimo che sarà memorizzato in **REG15**. Il diciassettesimo campione sarà quindi memorizzato in **REG0**, sovra-scrivendo il precedente, e analogamente saranno sovra-scritti tutti i registri via via che arrivano nuovi campioni. I campioni, di 16 bit ciascuno, viaggiano sulla linea seriale **SENS** incapsulati in pacchetti di 18 bit, in cui il primo è il bit di **START**, sempre a 1, e l'ultimo è il bit di **STOP**, sempre a 0 (1|D0|D1|....|D15|0).

SIPO è un registro Serial Input, Parallel Output, con reset ASINCRONO. **CONT** è un contatore modulo 16. **DEC** è un decodificatore binario 4 → 16 (ad esempio l'ingresso 0010 sarà decodificato in **En0=0, En1=0, En2=1, En3=0, ..., En15=0**). Il generico registro **REGi** (i=0,...15) è un registro di tipo PIPO che lavora sul fronte di salita del clock, con segnale di abilitazione **ENABLE**, e segnale di **LOAD**, sincrono; ovvero se **LOAD=1** e **EN=1**, sul fronte di salita del clock viene caricato il valore presente sui piedini di ingresso, altrimenti è tenuto memorizzato il valore precedente.


Si richiede:

1. Di ricavare il diagramma ASM della macchina a stati di controllo
2. di completare il diagramma temporale dei segnali significativi, come riportato nel diagramma allegato
3. Di scrivere il codice VHDL del componente **CONT** utilizzando una descrizione di tipo **BEHAVIORAL**
4. Di scrivere il codice VHDL del componente **DEC** utilizzando una descrizione di tipo **BEHAVIORAL**

NOTE:

- I campioni possono arrivare in successione (es:
1|D0|D1|....|D15|0|1|D0|D1|....|D15|0|1|D0|D1|....|D15|0.....
- Il bit di **STOP** è sempre ricevuto corretto.
- Il segnale **RESET** è collegato al reset asincrono dei registri **REG – REG15**
- Il segnale **CLKC** è collegato al piedino di Clock del contatore
- Il segnale **RST** è collegato al piedino di reset del contatore, la cui uscita TC assume valore logico '1' quando il contatore arriva al valore 15 (decimale), '0' altrimenti.
- NON è ammesso aggiungere o togliere componenti e/o segnali

AULA:



AULA:

